考研计算机组成原理复习重点

考生们在面对考研计算机的组成原理时，在复习上，需要重点的把知识点掌握好。小编为大家精心准备了计算机考研重点归纳，欢迎大家前来阅读。

　　计算机考研总线逻辑要点

画一个具有双向传输功能的总线逻辑图。

解：此题实际上是要求设计一个双向总线收发器，设计要素为三态、双向、使能等控制功能的实现，可参考74LS245等总线收发器芯片内部电路。 逻辑图如下：(n位)

几种错误的设计：

几种错误的设计：

设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计：

(1) 设计一个电路，在同一时间实现D→A、D→B和D→C寄存器间的传送;

(2) 设计一个电路，实现下列操作：

T0时刻完成D→总线;

T1时刻完成总线→A;

T2时刻完成A→总线;

T3时刻完成总线→B。

解：

(1)采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器，其输出可直接挂总线。A、B、C三个寄存器的输入采用同一脉冲打入。注意-OE为电平控制，与打入脉冲间的时间配合关系为：

现以8位总线为例，设计此电路，如下图示：

(2)寄存器设置同(1)，由于本题中发送、接收不在同一节拍，因此总线需设锁存器缓冲，锁存器采用74LS373(电平使能输入)。节拍、脉冲配合关系如下：

节拍、脉冲分配逻辑如下：

节拍、脉冲时序图如下：

以8位总线为例，电路设计如下：

(图中，A、B、C、D四个寄存器与数据总线的连接方法同上。)

几种错误的设计：

(1)几种错误的设计：

(1)几种错误的设计：

(2)几种错误的设计：

(2)几种错误的'设计：

　　计算机考研总线要点

什么是总线?总线传输有何特点?为了减轻总线负载，总线上的部件应具备什么特点?

解：总线是多个部件共享的传输部件。

总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。

为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。

讲评：

围绕“为减轻总线负载”的几种说法：

× 应对设备按速率进行分类，各类设备挂在与自身速率相匹配的总线上;

× 应采用多总线结构;

× 总线上只连接计算机的五大部件;

× 总线上的部件应为低功耗部件。

上述措施都无法从根上(工程上)解决问题，且增加了许多不必要(或不可能)的限制。

× 总线上的部件应具备机械特性、电器特性、功能特性、时间特性;

这是不言而喻的。

为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?

解：总线判优控制解决多个部件同时申请总线时的使用权分配问题;

常见的集中式总线控制有三种：

链式查询、计数器查询、独立请求;

特点：链式查询方式连线简单，易于扩充，对电路故障最敏感;计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂;独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。

解释下列概念：总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期和总线的通信控制。

解：总线的主设备(主模块)——指一次总线传输期间，拥有总线控制权的设备(模块);

总线的从设备(从模块)——指一次总线传输期间，配合主设备完成传输的设备(模块)，它只能被动接受主设备发来的命令;

总线的传输周期——总线完成一次完整而可靠的传输所需时间;

总线的通信控制——指总线传送过程中双方的时间配合方式。

为什么要设置总线标准?你知道目前流行的总线标准有哪些?什么叫plug and play?哪些总线有这一特点?

解： 总线标准的设置主要解决不同厂家各类模块化产品的兼容问题;

目前流行的总线标准有：ISA、EISA、PCI等;

plug and play——即插即用，EISA、PCI等具有此功能。

　　计算机考研14个指令缩写要点

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS

解：全面的回答应分英文全称、中文名、中文解释三部分。

CPU——Central Processing Unit，中央处理机(器)，见7题;

PC——Program Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器;

IR——Instruction Register，

指令寄存器，存放当前正在执行的指令的寄存器;

CU——Control Unit，控制单元(部件)，控制器中产生微操作命令序列的部件，为控制器的核心部件;

ALU——Arithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件;

ACC——Accumulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器;

MQ——Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。

X——此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数;

MAR——Memory Address Register，存储器地址寄存器，内存中用来存放欲访问存储单元地址的寄存器;

MDR——Memory Data Register，存储器数据缓冲寄存器，主存中用来存放从某单元读出、或写入某存储单元数据的寄存器;

I/O——Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送;

MIPS——Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。

---